Vladimir Karantaev/personal channel

Spectre приходит в RISC‑V Долгое время микроархитектурные атаки семейства Spectre воспринимались прежде всего как проблема мира x86 и Arm. Это было объяснимо: именно на этих платформах спекулятивное исполнение стало стандартным механизмом повышения производительности — и одновременно источником утечек, которые возникают «между строк» выполнения программы. Новая работа Spectre on RISC‑V Silicon: Attacks and Defenses on Commercial Out-of-Order Processors показывает, что RISC‑V больше нельзя считать сторонним наблюдателем этой истории. Ранее исследования Spectre для RISC‑V почти полностью были сосредоточены на открытых академических ядрах. Теперь объектом анализа стали коммерчески доступные out-of-order процессоры — SiFive P550 и T‑Head Xuantie C910/C920. Авторы системно проверили 13 конфигураций атак и подтвердили уязвимость к основным вариантам Spectre: PHT, BTB, RSB и STL. Особенно показателен не сам факт уязвимости, а её практическое измерение. Исследователи продемонстрировали сценарий, в котором через BPF можно извлекать данные из памяти ядра Linux. Иными словами, речь идёт не о теоретическом свойстве модели процессора, а о воспроизводимом риске для реального аппаратного и программного стека. Главный урок статьи состоит в том, что безопасность спекулятивного исполнения нельзя «добавить» на одном уровне. Она должна строиться как система: На уровне ISA необходимы ясные, стандартизированные механизмы управления спекуляцией. На уровне микроархитектуры нужны проверяемые свойства предикторов, буферов и других shared resources. Компиляторы должны уметь корректно генерировать защитные конструкции. Операционные системы — применять их в критических путях ядра. Разработчики платформ и приложений — учитывать реальную конфигурацию процессора и firmware, а не только название ISA. Сегодня в RISC‑V нет стандартизированного барьера спекулятивного исполнения с архитектурной гарантией. Обычный fence упорядочивает обращения к памяти, но не обещает остановить speculative execution. Это важное различие: защита, которая работает на одном ядре, не обязана работать на другом. Статья также напоминает, что зрелые механизмы защиты из x86 и Arm нельзя переносить в RISC‑V механически. Retpoline, compiler hardening, kernel barriers и BPF JIT требуют самостоятельной адаптации, тестирования и, в некоторых случаях, переосмысления. Хорошая новость в том, что это уже не просто диагностированная проблема. В RISC‑V International действует рабочая группа по speculation barriers, которая занимается созданием архитектурно определённого механизма ограничения спекулятивного исполнения — с понятной семантикой, тестами и поддержкой в системном ПО. По мере того как RISC‑V входит в облака, телеком, IoT и другие security-critical среды, вопрос звучит уже не так: «Подвержен ли RISC‑V Spectre?» Гораздо важнее другой: «Готовы ли мы проектировать и защищать RISC‑V системы с учётом этой реальности?» Статья: https://www.usenix.org/conference/usenixsecurity26/presentation/gerlach Рабочая группа RISC‑V International: https://riscv.atlassian.net/wiki/spaces/SXXX/pages/272629762/Speculation+Barriers+-+Proposal+of+Work

#RISCV Посмотрел воркшоп “Hands-on Introduction to CHERI” (RISC‑V Summit Europe 2026, Hardware track). Спикеры: Alfredo Mazzinghi (CHERI Alliance) Marno van der Maas, John Thomson (lowRISC) Видео: https://youtu.be/yCPQpMY5rzg Воркшоп дает концентрированное практическое введение в архитектурную модель CHERI (Capability Hardware Enhanced RISC Instructions) и экосистему CHERIoT. Основные технические акценты: Capability-based addressing: указатели расширены метаданными (bounds, permissions, provenance), что обеспечивает spatial и referential memory safety на уровне ISA Enforcement на аппаратном уровне: предотвращение out-of-bounds доступа, use-after-free и pointer forging Fine-grained compartmentalization: изоляция компонентов через capabilities без существенного overhead традиционных механизмов Практическая часть демонстрирует: работу с CHERI-расширениями в C/C++ (capability pointers, restricted bounds) поведение runtime при нарушении memory safety (hardware exceptions) перенос существующего кода в модель capability-safe исполнения Отдельный блок посвящен CHERIoT: lightweight RTOS для embedded-систем capability-driven изоляция компонентов прошивки пример архитектуры безопасного IoT firmware с разделением на compartments Материалы: https://drive.google.com/drive/folders/1oVc1cFinXq6XzMjRJXgnxAz9pqsc74K3 Getting started: https://lowrisc.github.io/sonata-software/doc/getting-started.html Хорошая демонстрация того, как перенос гарантий безопасности (memory safety, isolation) на уровень архитектуры позволяет радикально снизить класс уязвимостей, характерных для C/C++ систем.

Интересные новости из мира RISC-V и HWRoT: https://cheri-alliance.org/the-leading-root-of-trust-now-integrates-cheri-security-technology/ https://lowrisc.org/news/opentitan-earl-grey-2-to-support-cheri-and-pqc/ - дорожная карта и фичи

#projectmanagement Завершил обучение на курсе Школы управления СКОЛКОВО, посвященном управлению проектами (автор — Павел Алферов https://t.me/Pavel_Alferov_RIM_III). Подробнее о курсе: [https://www.skolkovo.ru/programmes/upravlenie-proektami/] Тема проектного управления всегда была для меня важной — как с точки зрения теории, так и в практической работе. В повседневной деятельности регулярно приходится управлять проектами разных типов, и системный подход здесь критически важен. Книга Павла Алферова «Проектное управление: как правильно делать правильные вещи» ([https://books.yandex.ru/books/GdpdacHj]), а также сам курс стали для меня своевременной и полезной поддержкой в решении современных практических задач. Особенно ценно — структурирование подходов и фокус на применимости инструментов в реальной работе.

Альянс RISC-V представляет интерактивный публичный годовой отчет за 2025 год Отчет посвящён ключевым проектам и достижениям Альянса RISC-V за 2025 год Он рассказывает о новом члене Альянса, в диджитал формате представляет ключевые проекты и достижения по основным направлениям деятельности. Подробнее в интерактивном публичном годовом отчете Альянса RISC-V за 2025 год! Мы в MAX

Приближаемся к обязательной реализации и применению.

Из доклада ФСТЭК России на конференции Certification Day 2026.

16 июня – 16 лет👍 16 июня 2010 года – дата «рождения» компании «Региональные Системы Комплексной Безопасности». За 16 лет она стала ведущим экспертом по интеграции инновационных решений защиты информации.  Наши сотрудники каждый день обеспечивают защиту данных на объектах промышленности, здравоохранения, государственного и муниципального управления.  Наши поводы для гордости: 📎более 15 надёжных партнёров, в том числе Positive Technologies, «ИнфоТеКС», «МОНТ», «Юзергейт», Axoft; 📎аттестация первого значимого объекта критической информационной инфраструктуры в ЦФО; 📎аттестация объекта за Полярным кругом и в самом западном регионе России; 📎благодарности Губернатора Липецкой области за вклад в развитие сферы ИКТ и предпринимательства Липецкой области; 📎более 600 выполненных проектов за последние три года; 📎21 регион реализации проектов; 📎благодарственные письма партнёров и заказчиков за высокий уровень реализованных проектов. Наша социальная ответственность – это формирование цифровой культуры населения и повышение грамотности по вопросам противодействия кибермошенничеству: 💬более 30 теле- и радиопередач; 💬лекции и тренинги для студентов и школьников; 💬статус партнёра Орловского государственного университета в проведении олимпиады «Я – профессионал» по направлению «Экономическая и корпоративная безопасность»; 💬открытие «лаборатории кибербезопасности» в Тамбовском государственном техническом университете; 💬участие во Всероссийском образовательном проекте «Урок цифры» совместно с Правительством Липецкой области; 💬форум «Реалии и Стратегии КиберБезопасности» и практические семинары. Наша миссия – надёжная защита конфиденциальных данных клиентов и партнёров путём внедрения передовых технологий, повышения осведомлённости сотрудников и постоянного совершенствования процессов информационной безопасности. Дальше – лучше и интереснее ⭐️

Поздравляю друга и товарища с такой датой!

📣Уже завтра стартует OS DAY 2026! 4–5 июня пройдет XIII научно-практическая конференция OS DAY — одна из ключевых российских площадок для обсуждения вопросов системного программирования и развития отечественных операционных систем. Одним из организаторов конференции выступает Институт системного программирования им. В. П. Иванникова РАН. Главная тема OS DAY 2026 — «Встроенные ОС, реальное время». Участники обсудят развитие операционных систем для встроенных устройств и систем реального времени, вопросы безопасности, экосистемы программного обеспечения для встраиваемых решений и перспективы российского системного ПО. 🔝Конференция пройдет на площадке Российского экономического университета имени Г. В. Плеханова. ⏺Для тех, кто не сможет присоединиться очно, будет организована онлайн-трансляция в нашей группе ВКонтакте: 📺Ссылка на трансляцию 4 июня 📺Ссылка на трансляцию 5 июня ✔️Подключайтесь к трансляции и следите за обсуждением актуальных технологических вызовов, новых разработок и будущего отечественной ИТ-отрасли! 💬ИСП РАН в Telegram 💬ИСП РАН в МАКС