Lampa

Дивіться, яка краса! Розроблена в Facebook плата точної синхронізації часу з відкритим вихідним кодом! Репо: https://github.com/Time-Appliances-Project/Time-Card Стаття з описом: https://engineering.fb.com/2021/08/11/open-source/time-appliance Характеристики: - Синхронність з UTC time в межах +/- 200 ns. Це разом з помилкою вимірювання. Враховуючи використання ZED-F9T від u-blox реальна помилка синхронізації може бути порядку +/- 50 ns. - Стабільність опорного джерела сигналу синхронізації 0.4 ppb в діапазоні температур -10 … 60 градусів Цельсія. - Холдовер при втраті GNSS сигналу в межах 2 us за добу. В репозиторії знаходиться КД на PCB в Altium, BOM, step файли, гербера, реалізація прошивки FPGA, вихідний код драйвера. Про важливість точного часу можна почитати в одному з попередніх дописів.

Привіт 👋 Друзі в Melexis шукають Associate Mixed Signal Design Engineer Можуть подаватися студенти старших курсів 🔸Your future job As an Associate Mixed Signal Design Engineer at Melexis, you will verify the mixed mode design (analog, digital and embedded software) for the Integrated Circuit (IC) based on the customer requirements. 🔹More specifically, you will: - Create detailed test and coverage plans based on IC specifications. - Build testbenches using SystemVerilog or Verilog-AMS to verify mixed-signal circuits. - Write behavioral models of analog components to speed up simulation. - Run analog-digital co-simulations, analyzing results, debugging, and identifying design issues. - Ensure design readiness for manufacturing. More information here: 📮https://www.melexis.com/en/careers/3842/associate-mixed-signal-design-engineer

Зверніть увагу на начальні матеріали з розробки мікросхем від Bar-Ilan University: https://enicslabs.com На сайті в розділі Education є навчальні матеріали з основ цифровиї схемотехніки, цифрових систем, створення спеціалізованих мікросхем VLSI, передовим виробничим процесам, фізичній верифікації (DRC/LVS), принципам роботи SPICE симуляторів, системам-на-кристалі, хардверу для нейромереж. Доступні записи лекцій, слайди, іноді приклади практичних робіт.

На сайті KSE з'явилися тексти дипломних робіт першого випуску магістратури за освітньою програмою «Мікро- та наноелектроніка» Частина дипломів закриті через вимогу компаній у партнерстві з якими виконувались дослідження. Відкриті роботи можна глянути тут (розділ MNE): https://kse.ua/ua/community/stories/magisterski-diplomni-proyekti-2025/ Серед робіт створення топології системи на кристалі Croc на базі RISC-V (через певний час файли з дизайном полетять на виробництво), додавання інструкцій-розширень RISC-V в багатоядерну систему на кристалі Snitch Cluster для прискорення виконання AI/ML задач, реалізовані на FPGA нейромережі для детектування радіосигналів на спектрограмі та дронів на відео, НВЧ змішувач і мікросхема-драйвер силового ключа. З часом будемо робити докладніші огляди на окремі дипломні роботи.

Допис про системи точного часу. На перший погляд не очевидно, однак забезпечення точного часу (синхронності тактових сигналів і годинників) в територіально розподілених системах є дуже важливою задачею. Точний час необхідний для наукових вимірів (CERN, радіоастрономія), у фінансовій сфері (швидкісні торги), в мережах квантових обчислювачів, в радіотехнічних системах (наприклад, синхронізація синтезаторів частоти). Ключовою технологією для забезпечення синхронізації у часі з субнаносекундною точністю і пікосекундною прецизійністю є White Rabbit (WR), розроблений в CERN для синхронізації наукового обладнання в дослідженнях елементарних частинок (а саме для Великого адронного колайдеру). WR забезпечує синхронізацію у часі з використанням мережевих технологій і є надбудовою над PTP. Тут гарно показано, як синхронізація у часі з використанням WR дозволяє синхронізувати приймально-передавальні тракти в мультистатичних радарах і фазованих антенних гратках AESA з 100+ елементів: https://www.youtube.com/watch?v=XLZZRit39rQ Одним із ключових виробників обладнання WR є Safran. Вони роблять джерела точного часу (SecureSync, VeraSync), маршрутизатори точного часу (WR-Z16) та WR ендпоінти що видають 1PPS та 10 МГц тактовий сигнал (WR-ZEN, LEN). У відео показані результати досліджень де у ланцюжку WR ендпоінтів з'єднаних у Daisy Chain довжиною 50+ км помилка синхронізації часу на пʼятому вузлі склала 183.2 пс (джиттер 23.3 пс), а помилка на десятому вузлі склала 401.3 пс (джиттер 82.5 пс). Фазовий шум в системі розподілення LO частоти був нижче -90 dBc/Hz на 10 Hz для всіх вузлів. Найбільша відстань на якій забезпечена субнаносекундна WR синхронізація наразі складає 1350 км. А тепер саме цікаве. Проект White Rabbit відкритий! І це один з найкрутіших open source проектів, які доводилось бачити. В репозиторії зберігаються реалізації WR маршрутизатора, ендпоінтів (схемотехніка, PCB, BOM, FPGA прошивка, софт, все необхідне для відтворення), наукові статті і дисертації, дуже якісна документація, методики калібрування і тестування/характеризації (аж до рекомендованих налаштувань вимірювального обладнання). В кометарях до допису будуть корисні посилання, у т.ч. на репозиторій з вихідним кодом і документацією. А чи є серед читачів бажаючі долучитися до open source розробок навколо WR? Наприклад, портування на нові FPGA чіпи. Це могла би бути цікава тема для диплому. Ми зі свого боку допомогли б обладнанням для створення прототипу і тестування системи точного часу.

Друзі з представництва Rohde & Schwarz в Україні шукають інженерів в продажі і підтримку 1. Продажі. Необхідно буде працювати з існуючими клієнтами команії (а це дуже цікаві фірми зараз в Україні) і шукати нових. Позиція чудово підійде для випускників з профільною радіоелектронною освітою, яким подобається електроніка і яким при цьому цікаво розвиватися в маркетингу і продажах. Космічні можливості для створення контактів і професійного нетворку. Більше деталей тут: https://www.facebook.com/RohdeSchwarzUA/posts/pfbid02hZSCCfTJG8jgpYVsXJpMtGnNFfmRXx3zzKdLuKVPXwVcMG6Re6QxcPPZv8USPnzKl 2. Технічна підтримка. Позиція чудово підійде для людей з досвідом в радіоелектроніці і радіоаматорстві. Багато роботи з топовим вимірювальним обладнанням R&S, багато англійської, відрядження по Україні і закордон, контакти з цікавими людьми і компаніями, забезпечення за західними стандартами. Більше деталей тут: https://www.facebook.com/RohdeSchwarzUA/posts/pfbid02pbt3teAQNBZ2zxDt9FjCf4zg81nwL3tBiKmsTYysuGz2H69MDY4mGTdyc1Lf6edLl Знаємо українську філію R&S багато років. Топ професіонали, краще в світі обладнання, чудові умови, цікаві клієнти. Дуже рекомендуємо!

Якщо цікавитеся FPGA та AI/ML, зверніть увагу на Google Coral. Це прискорювач роботи квантизованих у цілочисельні типи TensorFlow Lite нейромереж на low-power пристроях. Google Coral TPU з'явився в 2019 році у вигляді "флешки" з продуктивністю 4 TOPs і вартістю менше 100$. Пізніше вийшла версія з PCIe інтерфейсом. А цієї осені Google релізнули Coral NPU з відкритим вихідним кодом. Це SoC на основі RISC-V з векторними і матричними прискорювачами і продуктивністю 512 GOPs та 256 MACs/cycle. Енергоспоживання ~6mW на 800MHz і 22nm технології. Гіт проекту: https://github.com/google-coral/coralnpu Документація: https://developers.google.com/coral Інфа про реліз: https://developers.googleblog.com/introducing-coral-npu-a-full-stack-platform-for-edge-ai/ Радимо, як круту платформу для використання у студентських дипломних проектах!

Результати конкурсу FPGA проектів від AMD: https://www.openhw.eu/2025_results_1 Дуже багато проектів нейронок на FPGA

SQUAD організовують embedded мітап на якому розкажуть про Zephyr і покажуть демо створення енергоефективних LoRa, Bluetooth, USB девайсів Захід відбудеться ввечері 02 жовтня Деталі і реєстрація тут: https://squad.ua/events/power-efficient-iot

Заценіть ваканcію НВЧ інженера: https://infozahyst.com/vacan/інженер-конструктор-нвч-апаратури/ Лише бонус за рекомендацію 2K$. Уявіть яка буде ЗП!

Знайомі шукають Sr. FPGA/SoC Engineer на зарплату 10K$/міс Необхідні знання VHDL, Zynq (BSP + Linux), Vitis + HLS + Vision Library Проект тепловізора подвійного призначення Якщо маєте таку експертизу/досвід і зацікавлені, пишіть @korotkiy_eugene

Знайомі шукають Hardware QA Engineer в Zmiyar Уяви собі - ти будеш тим, хто стоїть між розробкою і фронтом, перевіряючи кожен пристрій до ідеального стану. 🔧 Твоя місія - тестувати військове обладнання так, щоб воно працювало безвідмовно там, де помилки коштують життів 🎯 Що робитимеш: Розбиратимешся з новими пристроями ще до того, як їх побачать бійці - знаходитимеш проблеми на етапі розробки. Тестуватимеш електроніку в екстремальних умовах: від -40°C до +60°C, вібрації, вода, пил ⚙️ Технічна частина: Читатимеш схеми, працюватимеш з осцилографами та мультиметрами, розбиратимешся з embedded системами. Створюватимеш тест-сценарії - від базових перевірок до складних стрес-тестів 🔬 Автоматизація: Писатимеш скрипти на Python/C++ для автоматизації рутинних тестів. Роботи виконають повторювані операції, а ти аналізуватимеш результати 🏆 Військові стандарти: Працюватимеш з MIL-STD стандартами, де кожна деталь має витримувати екстремальні навантаження. Спілкуватимешся з R&D інженерами, виробництвом і військовими замовниками Але є нюанс - кожен твій висновок впливає на безпеку захисників. Тестування має бути ретельним до деталей 🎯 Умови: 💼 📍 Гібридний формат роботи в Києві 💰 ЗП 1500$ -2200$ Контакти: 0957276955 Віктор Signal або WhatsApp

Зацініть курс від IHP по проектуванню чипів у відкритих тулах на відкритому PDK SG13G2: https://github.com/IHP-GmbH/IHP-AnalogAcademy/ Є слайди лекцій і методичка до практичних робіт Перелік тем: - Основи - Bandgap опорне джерело напруги - Medium Power Amplifier, що працює на частоті 50 ГГц - 8-бітний SAR АЦП

Хто пропустив, в кінці 2024 року AMD/Xilinx релізнули нову лінійку Versal RF, що обʼєднала найкращі можливості Versal і RFSoC Докладний опис: https://www.amd.com/en/products/adaptive-socs-and-fpgas/versal/rf-series.html Versal RF включає до 8-ми інтегрованих 14-бітних 32 GSPS АЦП і до 16-ти аналогічних 14-бітних 16 GSPS ЦАП (також можливі варіанти з 16-ма 16 GSPS АЦП). Смуга частот аналогового RF фронтенду складає 18 ГГц. Для багатьох задач маєте широкосмугове Direct Sampling рішення до 18 ГГц, коли зовнішні НВЧ конвертери непотрібні Апаратні IP ядра для FFT/iFFT (обробка до 8-ми комплексних відліків за такт, динамічна конфігурація розміру фрейму від 8 до 4K відліків, більший розмір фрейму досягається об'єднанням кількох апаратних блоків), ченалайзерів (блок може використовуватись, як ченалайзер, так і як синтезатор, може використовуватись, як звичайний фільтр), поліфазних ресемплерів, DDC/DUC, LDPC декодер. Маєте апаратно реалізовані типові блоки DSP пайплайну, що значно знижує енергоспоживання і площу на кристалі. На FPGA фабриці реалізуєте лише специфічну логіку Є можливість працювати з LPDDR5x8533 та DDR5x6400, PCIe Gen5, 100G та 600G Ethernet. Присутній 2-ядерний апаратний ARM для задач керування Ну і який же Versal без AI Engines, набору SIMD обчислювачів об'єднаних мережею-на-кристалі для ефективної реалізації матричних обчислень в задачах AI/ML Хоч Versal RF не специфікований явно як Space Grade чи Rad-Hard рішення, AMD/Xilinx пишуть про можливість застосування в аероспейсі, зокрема в космосі Підсумовуючи, Versal RF виглядає максимально круто, як передній край розробок для широкосмугових SDR рішень в оборонних / телекоммунікаційних задачах і суб'єктивно подобається більше ніж сімейство Direct RF від Intel / Altera

Якщо ви якимось чином пов'язані з мікроелектронікою, зверніть увагу на гранти від ЄС для цього напрямку. Актуально в першу чергу для стартапів і університетів Ініціатива, що видає гранти називається Chips For Europe На 2025 рік запланований загальний бюджет 517M€. З них 220 M€ це підтримка мікроелектронних fabless стартапів. Решта розподіляється за визначеними перспективними напрямками Загальний опис грантів на 2025 рік: https://www.chips-ju.europa.eu/File/download.aspx?entity=shv_call&attribute=shv_mawpappendix4v8&ID=2e1c192d-651f-f011-9989-000d3ab0a56e Розділ на якому з'являються нові грантові конкурси: https://www.chips-ju.europa.eu/CallsByCategory/?cname=920810000 Серед визначених перспективних напрямків є енергоефективні чипи для AI, включаючи оптичні канали зв'язку (привіт інтегральна фотоніка), створення open source САПР для розробки мікросхем, використання open source САПР для розробки аналогових, RF, цифрових чипів, зокрема систем-на-кристалі Якщо вам цікаво заглибитись в напрямок open source мікроелектроніки і опанувати інструменти та платформи, які можна використовувати для участі в таких грантах, радимо відкритий курс Open Source VLSI Design від ETH Zurich (https://vlsi.ethz.ch) в якому навчають, як створити придатний до виготовлення чип системи-на-кристалі з використанням відкритих САПР на зразок OpenROAD, Yosys, KLayout. В наявності слайди лекцій і методичка до лабораторних робіт Іншим прикладом відкритої платформи є проект PULP (https://github.com/pulp-platform/), що являє собою набір компонентів і інструментів для створення багатоядерних енергоефективних систем-на-кристалі, що включають RISC-V процесорні ядра, модулі підтримки когерентності кеша, векторні і спеціалізовані обчислювачі, зокрема для нейромереж. Організація Pulp-platform на гіті містить, як репозиторій платформи PULP, так і репозиторії систем-на-кристалі створених на базі PULP (Pulpissimo, Croc, ARA, Hero, Cheshire, Snitch). Для згаданих систем-на-кристалі є необхідні тулчейни і SDK. Можна писати, як baremetal програми, так і використовувати OS (FreeRTOS, Linux). Є підтримка моделювання систем-на-кристалі в симуляторах на різних рівнях абстракції. На базі PULP створено багато ASIC, описаних на ресурсі http://asic.ethz.ch/ Тобто платформа silicon proven А тут можна глянути україномовні інструкції до компіляції засобів розробки і початку роботи з деякими із згаданих систем-на-кристалі: https://dspdev.io/ Напрямок open source мікроелектроніки буде лише розвиватися, бюджети збільшуватимуться. В 2026 будуть нові гранти. Тож якщо ви зацікавлені в таких проектах, пропоную долучатися до нашого ком'юніті, підписуватись на сторінку, додаватися до тг чату https://t.me/lampa_chat Будемо розвивати мікроелектроніку в Україні, розробляти і виготовляти мікросхеми, подаватися на гранти ЄС!

Уже завтра, 22 липня, відбудеться семінар від Rohde & Schwarz по застосуванню нейромереж для аналізу сигналів Експерти R&S покажуть, як з використанням Deep Learning Processor (DLP) від Mathworks офлайн натренувати згорткову нейромережу і задеплоїти на FPGA для аналізу сигналів в реальному часі Захід проходитиме 22 липня двічі, о 10:00 та 18:00, реєстрація обов'язкова за вказаними нижче посиланнями Початок о 10:00 за київським часом: https://event.on24.com/wcc/r/5005849/1937F81683AD0C06904567DBA5241CBC Початок о 18:00 за київським часом: https://event.on24.com/wcc/r/5007228/526C01A85F3E0BAFC9DF979937F7D8AD

Привіт! У друзів зі SQUAD зявилися відкриті позиції за наступними напрямками: 🔎 Embedded Engineer 🔎 Firmware QA Engineer 🔎 Computer Vision Engineer 🔎 Product Testing & Research Specialist 🔎 C++ Video Streaming Engineer 🔎 Radio Frequency Engineer 🔎 Software Development Engineer in Test (Python) Більше деталей по кожній з пропозицій можна знайти на їхньому сайті — https://bit.ly/44tWDYf 🚀

Чудова новина для open source мікроелектроніки! Efabless постав з попелу у вигляді ChipFoundry! У березні 2025 року спільнота open source silicon була пригнічена новиною про закриття компанії Efabless, яка була основним гравцем у виготовленні open source мікросхем з використанням SKY130 PDK. І от учора TinyTapeout повідомили, що Efabless продовжує роботу у вигляді нової компанії ChipFoundry 🎉🎉🎉 Сайт компанії: https://chipfoundry.io Пропонують той же SKY130 PDK, готову систему-на-кристалі на базі RISC-V для конфігурації і відлагодження вашого дизайну, плюс 15 кв.мм. місця на кристалі для проекту користувача. Вартість 15K$. За 15 кв.мм. це дуже гарна пропозиція!

Ідеальний сетап для вивчення аналогового дизайну в університетах! Це проект MOSbius розроблений командою професора Peter Kinget з Columbia University. Пітер тривалий час викладає курс EE6350 VLSI Design Lab в якому студенти розробляють мікросхеми, які далі виготовляють за гранти від Apple: https://ieeexplore.ieee.org/document/10224621 Новий проект Пітера MOSbius - вагомий внесок в розвиток освіти в напрямку чип дизайну! Опис MOSbius: https://mosbius.org/0_front_matter/intro.html MOSbius - це кастомний чип, відлагоджувальна плата до нього, софт і симуляційні бібліотеки для LTspice. Мікросхема MOSbius містить MOS транзистори, типові каскади, дзеркала струму, осцилятори, дифпари і складніші схеми, на зразок операційних підсилювачів, для яких можна робити атоматизовані вимірювання з використанням ADALM 2000 Active Learning Module. Для всіх схем зроблені LTspice моделі. На сайті проекту описані лабораторні роботи, які включають, як вимірювання реальних схем у складі чипа MOSbius, так і моделювання в LTspice. Через певний час MOSbius буде доступний для замовлення університетами. З нетерпінням чекаємо можливості протестувати це рішення!

Цей день настав! Влад Широков (@Lifadl) запустив 60 Вт лазерний верстат Larsen L4030, який ми придбали за кошти Громадського Бюджету м. Київ! Відео огляд верстату і демо роботи: https://youtu.be/5ZG1OyzhDwY Верстат готовий до пригод і чекає на зацікавлених користувачів! 🙂 Якщо є бажання залучити апарат для своїх проектів - пишіть Владу Окрема величезна подяка ГО "Українські месершміти" @uamesser за донат на чілер для верстату! ❤️