С первой ревизии

Очень понравилась статья, автор показывает максимально основательный подход, респект!

Недавнее обсуждение с коллегой навеяло интересную практическую задачу. На рисунке представлена часть схемы формирования питания. Основная идея: регуляторы соединены в daisy chain, т.е после того как включится LDO1 должно включаться LDO2, таким образом формируется заданная последовательность включения. Считаем, что рабочие напряжения и токи для компонентов в пределах допустимых по документации. Некоторые несущественные детали опущены. MCU - микроконтроллер, который питается от +3V3_AUX, имеет выходы IO1,2 с лог. уровнем 3.3В. LDO1,2 - линейные регуляторы, которые питают другие блоки на схеме (не показаны на картинке). Имеют сигнал включения (EN), сигнал стабилизации питания с открытым стоком (PG). Логические уровни сигналов 3.3В. Ниже показаны диаграммы последовательности включения схемы. Основываясь на этих данных, какие могут возникнуть (может пронести в некоторых случаях) ошибки во время работы схемы и как их можно исправить?

Статья о нюансах современных систем питания для производительных микросхем. Автор рассказывает, почему для чипов, потребляющих тысячи ампер, экспериментальный анализ PDN - нетривиальная задача. Наиболее точный результат дает моделирование. Однако и у этого способа есть свои особенности.

В последнее время я работаю с заказчиком, у которого есть линейка продукта, который много где установлен и широко используется большим количеством людей. Но разработка относительная старая и они хотят ее немного диджитализировать. Для начала - оцифровать аналоговое аудио и видео. Собственно, именно этой диджитал трансформацией продукта мы занимаемся и порой я сталкиваюсь с очень необычными и интересными багами. Об одном из них рассказываю в этой статье.

Коротко и по делу о том, почему при измерении пульсаций мы видим картину хуже, чем она есть. Единственное, я бы добавил как будут выглядеть пульсации если их измерять коаксиальным кабелем.

Очень понравилось пособие по трансформаторам для flyback преобразователей. Рассказывают много интересных нюансов: эффект близости/скин, потери в обмотках и экранирование. В конце проектируют 6 разных трансформаторов и объясняют преимущества и недостатки конкретных решений. В целом теория хорошо ложится и на другие топологии источников.

Тут стартовала стажировка в Yadro. Если пролистать в самый низ, можно даже найти схемотехнику. Может кому то будет интересно.

Вторую ошибку тоже нашли. Буферы не могут быть соединены сторонами В друг к другу. В даташите рассказывается почему: The type of buffer design on the B-side prevents it from being used in series with devices which use static voltage offset. This is because these devices do not recognize buffered low signals as a valid low and do not propagate it as a buffered low again. The B-side drivers operate from 2.7V to 5.5V. The output low level for this internal buffer is approximately 0.5V, but the input voltage must be 70mV or more below the output low level when the output internally is driven low. The higher-voltage low signal is called a buffered low. When the B-side I/O is driven low internally, the low is not recognized as a low by the input. This feature prevents a lockup condition from occurring when the input low condition is released. На самом деле подобный механизм реализован во всех буферах с такой архитектурой (как на картинке). Как верно пишут в даташите, это сделано для того, чтобы буфер не входил в lockup. Как происходит lockup? Предположим, на вход А приходит логический 0 (Va=0В). Микросхема идеально транслирует этот 0 на выход B (Vb=0В). Поскольку буфер двунаправленный, он "слушает" свой вход В, видит этот логический 0 и, не понимая, что сам его выставил, выставляет выход А также в 0. Когда устройство на стороне А отпускает шину - Va остается на 0В, из за того, что буфер сам себя заблокировал (lockup). Чтобы обойти эту проблему придумали сдвигать логический уровень нуля (Vol_b) выше, чем Vil_b на 70мВ. В этом случае буфер не может сам себя заблокировать, а другая микросхема на стороне В обязана выдавать уровень Vol ниже, чем Vil_b. С этим и связан запрет соединять два буфера последовательно сторонами В. На диаграмме показан пример, как работает буфер в случае, если мастер находится на стороне А, а слейв - на стороне В. При трансляции данных от мастера буфер использует Vol = ~0.5B, за счет этого логический 0 приподнят относительно земли. Когда же слейв на стороне В отвечает, он притягивает линию к 0, его Vol ~0 (нет намеренного сдвига). Драйвер видит это напряжение и транслирует на сторону А мастера. Такое вот простое решение для проблемы lockup, которое, однако, требует соблюдения правил.

Первую ошибку нашли быстро. Действительно, стоит подавать на EN второго транслятора 3V3, вместо 3V3_STDBY. В этом случае транслятор будет в высокоимпедансном состоянии, и незапитанная EEPROM не сможет перетянуть шину в 0. Также в комментариях правильно заметили, что некоторые EEPROM нет защитных диодов на питание (тк SMBus явно запрещает это), однако достаточно микросхем, в которых они есть. Вторая же ошибка более комплексная. Выделил область, в которой она расположена. Для большей ясности в качестве транслятора предлагаю выбрать TCA9517A. Ответ на вопрос что же не так в схеме, есть в его даташите.

У меня есть задачка для вас. На картинке схематично изображено соединение устройств по I2C. • MCU - Микроконтроллер, который питается от напряжения 5V0_STDBY (всегда присутствует в системе); • I2C Sensor - Некий датчик, который питается от напряжения 3V3_STDBY (всегда присутствует в системе); • I2C EEPROM - EEPROM память, которая питается от напряжения 3V3 (присутствует только при полном включении системы); • I2C Level shifter - I2C транслятор, который обеспечивает согласование уровней между микросхемами. Все номиналы напряжений соответствуют документации, номинал подтяжек достаточен для корректной работы микросхем. Найдите ошибки или нюансы в схеме, обоснуйте свои выводы.

Мы, видимо, тихо подошли к моменту, когда у нас стало галлюцинировать железо. Наткнулся на пост в ныттере от ресерчера в гугле, где говорится о том, что мы выжали кремний до уровня где silent data corruptions уже больше не теоретическая проблема. Google назвал такие ядра "mercurial cores"- они проходят все заводские тесты, исправно служат месяцами, а потом в непредсказуемый момент, при определённой комбинации инструкций, выдают мусор вместо результата. Проблему подсветили три крупнейших оператора дата-центров: Meta - одно из первых исследований крупномасштабного воздействия тихих ошибок на реальной инфраструктуре Silent Data Corruptions at Scale Google - ключевая работа, давшая название таким ядрам Cores that don't count Alibaba - Understanding Silent Data Corruptions in a Large Production CPU Population Собственно, а почему это проблема? В статье The Register Питер Хокшильд рассказывает, что подобное ядро повредило процесс шифрования данных, причем таким образом, что расшифровать файлы могло только это же самое дефектное ядро. Плюс сравнительно недавно вышла статья Understanding Silent Data Corruption in LLM Training, где исследователи из университета Торонто провели эксперименты на больных нодах, выведенных из продакшена: при файнтюнинге LLM на дефектных машинах возникали скачки loss-функции, и в одном случае точность модели упала для нуля. Как от этого защищаться - пока хз. ECC-память не спасает, потому что данные портятся при вычислении, а не при хранении. Контрольные суммы вроде CRC сами используют векторные инструкции, которые одни из самых уязвимых. Нашел только костыли вроде SiliFuzz (ловит дефекты, которые проявляются на конкретных инструкциях), BootRIST (проверяет ядра при загрузке, то есть дефект, который проявляется после нескольких часов прогрева он не поймает) и Farron (зависит от качества тесткейсов и правильности определения температурной границы)

Как ставить конденсаторы? Часто слышу такое правило: «Входные конденсаторы и источник питания должны стоять на одной стороне и соединяться полигоном в одном слое без переходных». Что же лежит в основе этого утверждения? Разработчики таким способом пытаются снизить индуктивность контура с большим dI/dt. Чем больше контур, тем больше будет амплитуда бросков напряжения. Но действительно ли наименьший контур получается, если соединять конденсаторы без переходных? На картинке представлены 3 варианта компоновки: 1. Конденсаторы на одной стороне с силовыми ключами, петля замыкается через первый и второй слои (optimal power loop); 2. Конденсаторы стоят прям под ключами, петля замыкается через верхний и нижний слои (vertical power loop); 3. Вариант компоновки из правила. Конденсаторы на одной стороне с силовыми ключами, петля замыкается на верхнем слое (lateral power loop). Результаты моделирования и измерения трех вариантов можно видеть на графиках. Выигрывает optimal power loop. У него наименьшая площадь петли, паразитная индуктивность слабо зависит от толщины платы. Хуже всего себя показал классический lateral loop. Действительно, via добавляют индуктивность, но она снижается при росте их числа. В отличии от via, индуктивность петли никак не снизить. Кроме того, у lateral loop есть и другие недостатки, которые указаны в таблице. Дополнительно добавлю: данные исследования проводились на GaN, которые имеют гораздо большие dI/dt, чем стандартные мосфеты, используемые в большинстве источников. Приходим к выводу, что использовать via и ставить конденсаторы на другую сторону не так уж и плохо, тем более если плата плотная.

Обзорный материал про стекап. В документе лаконично рассказывают про базовые понятия, технологии и инструменты для проектирования печатных плат. Будет полезен для начинающих специалистов.

Интересный документ про распространение тепла по печатной плате. Rohm рассказывает, почему для лучшего рассеивания плата с большой площадью полигона должна быть толще, а с маленькой - тоньше. Рассматривают нагрев проводников в зависимости от их параметров и прочие полезные вещи.

Вижу мнения разделились, но мне тут подсказали идею получше. Действительно, можно ограничится чатом, прикрепленным к комментариям. Те, кому интересно могут вступить: https://t.me/+EkgrfyOFA50yMzBi

Заметил, что число подписчиков плавно подбирается к 1000. Это действительно приятно. Рад видеть, что тут собрались люди, которым интересна разработка электроники. А знакомые имена в числе подписчиков радуют вдвойне. Хочу поблагодарить всех, кто помогал с распространением материала и участвовал в обсуждениях. Я, со своей стороны, буду стараться и дальше публиковать интересный технический контент. Кажется, настало время организовать полноценный чат к каналу. Нет возражений?

Источник от LT, которому не нужен делитель. Мы привыкли, что у большинства источников присутствует вывод FB. На него подключается поделенное напряжение с выхода преобразователя и сравнивается с внутренним опорным источников Vref (обычно от 0.4 до 0.6В). В LT8625S обратную связь сделали наоборот. Внутренний источник тока 100мкА+/-0.8% совместно с внешним резистором Rset формирует Vref. Далее выходное напряжение сравнивается с полученным Vref. Такой подход позволяет получать выходное напряжение от Vin-0.9 до 0В. Также снижаются шумы от Vref, резисторов в обратной связи (любые шумы на нижнем резисторе или Vref масштабируются на величину, обратную коэффициенту деления). Не уверен, что такой прием станет популярным. Все таки спроектировать источник тока сложнее, чем источник напряжения. Кроме того, редко требуется настолько низкий уровень шумов в импульсных преобразователях. В любом случае LT показывает как можно по новому взглянуть на классические схемы.

Моя большая статья про hotswap. Разбираю все: от теории и физических явлений до применения конкретных микросхем и конструктивных решений. Приглашаю в комментарии для обсуждения.