FPGA-Systems Events

#вакансия #FPGA #AI #LLM #hardware #senior #remote #fulltime #parttime 🔸 Kernel Generation Engineer (Senior) 🔸 Компания: Bespoken AI 🔸 Локация: любая страна 🔸 Занятость: full-time / part-time 🔸 Формат: remote Bespoken AI — новый AI Hardware стартап от создателей Яндекс Алисы, SberDevices и фаундеров Acclaim (ex Aiphoria). Команда с нуля разрабатывает собственный FPGA-ускоритель для запуска LLM и speech-моделей. Уже есть первый PoC, проверены основные технические риски и сформированы первоначальные спецификации. Следующая цель — за 6–8 месяцев создать MVP. Первый клиент уже есть. Ищем сильного Senior-инженера на стыке AI и hardware. Важно, чтобы человек был самостоятельным: мог работать в условиях ранней стадии и технической неопределенности, сам предлагать решения, проверять гипотезы и доводить их до работающей реализации. 🔸 Задачи: — Разработка и оптимизация high-performance kernels и megakernels для AI inference — Kernel generation и Python generators — Tiling, operator fusion, buffering, scheduling — Memory placement, data movement, latency hiding — Оптимизация использования ресурсов ускорителя — Тестирование, validation и performance experiments в симуляции — Автоматизация генерации и оптимизации kernels, в том числе с использованием AI 🔸 Критичные требования: — Senior уровень и высокая самостоятельность — Глубокое понимание LLM inference на математическом и архитектурном уровне — Attention, KV-cache, prefill/decode — Понимание compute pipelines, memory hierarchy, data movement, resource constraints и execution scheduling — Знание подходов к оптимизации inference: tiling, fusion, buffering, latency hiding Будет плюсом: — Опыт разработки kernels для FPGA / GPU / SIMD / VLIW или других accelerator architectures — CUDA, Triton, Pallas, TVM, MLIR, XLA — Autotuning, program synthesis, evolutionary search — Архитектурные симуляторы, performance traces / hardware counters — Quantization / mixed precision 🔸 Условия: — Remote из любой страны — Full-time или part-time — Достойная компенсация в USD — Очень ранняя стадия и возможность напрямую влиять на архитектуру продукта 🔸 Контакт: Telegram: @greatsuvorova (Екатерина)

📚 Собрали для вас подборку полезных Telegram-каналов для инженеров и разработчиков электроники. Если вы интересуетесь электроникой, схемотехникой, печатными платами, микроконтроллерами, FPGA и Embedded-разработкой — эта подборка поможет найти ещё больше качественного инженерного контента. Внутри вас ждут: 🔹 практические материалы по разработке электроники; 🔹 разборы реальных инженерных задач; 🔹 статьи, руководства и полезные рекомендации; 🔹 обзоры компонентов, технологий и инструментов; 🔹 проекты, эксперименты и опыт разработчиков. Подписывайтесь, сохраняйте подборку и пополняйте свою инженерную ленту действительно полезными материалами. 👉 Подборка Telegram-каналов: ссылка

PolarFire FPGA Design Contest 2026 Microchip в партнерстве с DigiKey приглашает студентов и инженеров к участию в конкурсе! Конкурс дизайнов в трех глобальных треках 1. PolarFire SoC Discovery kit: дизайн с акцентом на RISC-V, интерфейсы, обработка видео и легкие edge-AI решения 2. PolarFire SoC Icicle Kit: дизайн с фокусом на продвинутый edge computing/AI-ML ускорители, Linux 3. PolarFire Splash Kit: акцент на высокопроизводительное ускорение на ПЛИС, высокоскоростные интерфейсы и видеообработка, data-intensive приложения Заявки до 3.10.2026 и отбор до 28 ноября, после чего командам разошлют devkitы; дизайн и разработка до 27.03.2027, а победителей определят 15.05.2027 в каждом треке определят победителя который получит $2000, и второе место на $1000, а так же самую крутую инновацию отдельно угостят $1000 Подробнее: https://www.microchip.com/en-us/campaigns/polarfire-fpga-design-contest?utm_source=linkedin&utm_medium=social&utm_campaign=FPGADC26

https://habr.com/ru/companies/beget/articles/1052778/

Четвертый выпуск журнала FPGA Horizon от Адама Тейлора! в номере: - FPGA в концепте чипопокалипсиса - мнение насчет безопасности FPGA в облаках - о проектировании с LPDDR5-FPGA - о легаси в FPGA и миграции на современные платформы - про целостность сигналов и валидации FPGA - парни из Black Mesa про AI-ассистента для работы с EDA-файлами - UVVM - про устойчивость дизайна на Versal - OpenLogic про опенсорс подход к разработке на FPGA

Всем добрый вечер Хочу обратиться к специалистам Ищу FPGA-инженера для краткой консультации по технической реализуемости архитектурного проекта. У меня выданный патент на изобретение на аппаратную архитектуру изоляции и контроля для процессоров Сейчас необходимо оценить трудоёмкость и особенности переноса ключевых механизмов на ПЛИС для создания демонстрационного Proof-of-Concept. Может кто спец дать небольшую консультацию?

Вообще хотя этот портал и клевый, тот же нишевый Алиэкспресс он в себя не собирает. В чате же часто по кругу крутят ссылки и названия отладочных плат с Али и Озона, зачастую одних и тех же, почему бы не собрать все в кучу? Предлагается как раз такое решение https://fpga-sys.github.io/boards/ Присылайте мне в личку или в бот @suggestmenews_bot платы, которые стоит внести, с условием что с ней уже удалось поработать и может даже поднабить шишек: - рабочая ссылка на лот в магазине + название платы - ссылка на документацию/репозитории/сам архив документации - ссылка на обзор/заметку (при наличии), в идеале самостоятельный краткий обзор (md-файл + фото) либо гит пул реквест в репозиторий сайта

AMD (prev. Xilinx) кстати выкатили AI-чат на базе собственной документации: https://vivado.amd.com/chat На русском вполне отвечает, в конце как правило дает список документов на базе которых составил ответ, историю чата как будто бы не хранит Уже опробовали? DocNav пододвинется?

Pepper FPGA Challenge Компания Pantherun Technologies приглашает к участию в конкурсе идей разработки на FPGA без ограничений сферы применения. Топ 200 заявок получат отладочную плату от организатора FPGA (Altera) System Memory- 2GB QSPI Flash 64MB 3 x 10/100/1000Mbps Layer 2 switch ports, within 1 PoE port 2 USB 3.0 ports (Type-A/Type-C) MicroSD Card Quectel 5G/4G module and Wi-Fi 6 module 40 pin GPIO connector(Rasberry pie compatible) Power over USB Type-C RTC Buttons for reset and power and necessary LEDs JTAG Debug Console EEPROM Watch Dog Конкурс проходит до 30 сентября 2026. Победители будут объявлены 5 октября Подробнее: https://pepper.pantherun.com/pepper-contest-registration/

заваривайте чай, готовьте драники, пишите вопросы — скоро будет обзор

В 29 выпуске «Битовых масок» к Алине Галичиной и Антону Афанасьеву присоединился Богдан Колбов — ведущий инженер по модульной верификации YADRO, специалист с широким опытом на разных инженерных позициях в индустрии. Начав разговор с верификации кеша в многоядерных системах, собеседники перешли к сложностям для верификаторов в разных компаниях. Вспомнили о воспроизводимости багов и других рабочих проблемах, балансе энтерпрайза и open source в индустрии. Оценили успехи AI в RTL-разработке, а также обсудили его сбалансированное использование в личных проектах. Среди более узких тем подкаста: в чем основная головная боль при построении чекеров кеша, чем false sharing отличается от true sharing в верификации, почему в верификации сложно разделить само тестирование и его автоматизацию, как верификаторы в крупных компаниях оказываются «меж трех огней», в чем заключается «проклятие воспроизводимости», чего не хватает современным инструментам верификации и ее автоматизации, уступают ли open source инструменты верификации проприетарным, какие проблемы создают «закрытые клубы» в индустрии ПО для аппаратной разработки. Полезные ссылки: open source инструмент Corsair для построения карт регистров, позитивслэк — канал Богдана об аппаратной разработке с уклоном в верификацию. Смотреть или слушать RUTUBE VK YOUTUBE Истовый Инженер Слушать в Я.Музыка

заваривайте чай, готовьте драники, пишите вопросы — скоро будет обзор

Bitstream из Linux через FPGA Manager на Zynq-7000 На Хабре опубликована полезная заметка для тех, кто хочет разобраться как менять прошивки на zynq7000 налету из-под PS: https://habr.com/ru/articles/1052912/

Можно ли автоматически превращать описание регистров в полноценную документацию? В этом докладе Елена рассказывает, как команда построила инструмент, который конвертирует спецификации System RDL в человекочитаемую документацию, сокращает трудозатраты, снижает количество ошибок и помогает поддерживать документацию в актуальном состоянии. Смотрите полный доклад по ссылке. VK | RUTUBE | YOUTUBE Скачать презентацию доклада

Вышла следующая статья, предпоследняя из цикла про I2C: https://habr.com/ru/companies/beget/articles/1039182/

Существует ли единый стандарт того, что должно синтезироваться в SystemVerilog? На первый взгляд кажется, что ответ очевиден. Но если открыть стандарт языка, выясняется неожиданная деталь: синтезируемое подмножество SystemVerilog формально не стандартизировано. В своём докладе Максим рассказывает, как устроена поддержка SystemVerilog в синтезаторах, почему разные инструменты могут по-разному интерпретировать один и тот же код, а также показывает возможности связки Yosys и Slang для современного RTL-потока разработки. Смотрите полный доклад по ссылке. VK | RUTUBE | YOUTUBE Скачать презентацию доклада